1、DDR3&DDR2&DDR 基本讨论DDR 的定义：严格的说 DDR 应该叫 DDR SDRAM，人们习惯称为 DDR，部分初学者也常看到 DDR SDRAM，就认为是 SDRAM。DDR SDRAM 是 Double Data Rate SDRAM 的缩写，是双倍速率同步动态随机存储器的意思。DDR 内存是在 SDRAM 内存基础上发展而来的，仍然沿用 SDRAM 生产体系。 SDRAM 在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR 内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR 内存可
2、以在与 SDRAM 相同的总线频率下达到更高的数据传输率。 与 DDR 相比，DDR2 最主要的改进是在内存模块速度相同的情况下，可以提供相当于DDR 内存两倍的带宽。这主要是通过在每个设备上高效率使用两个 DRAM 核心来实现的。作为对比，在每个设备上 DDR 内存只能够使用一个 DRAM 核心。技术上讲，DDR2 内存上仍然只有一个 DRAM 核心，但是它可以并行存取，在每次存取中处理 4 个数据而不是两个数据。与双倍速运行的数据缓冲相结合，DDR2 内存实现了在每个时钟周期处理多达 4bit 的数据，比传统 DDR 内存可以处理的 2bit 数据高了一倍。DDR2 内存另一个改进之处在于
3、，它采用 FBGA 封装方式替代了传统的 TSOP 方式。然而，尽管 DDR2 内存采用的 DRAM 核心速度和 DDR 的一样，但是我们仍然要使用新主板才能搭配 DDR2 内存，因为 DDR2 的物理规格和 DDR 是不兼容的。首先是接口不一样，DDR2 的针脚数量为 240 针，而 DDR 内存为 184 针；其次，DDR2 内存的 VDIMM电压为 1.8V，也和 DDR 内存的 2.5V 不同。DDR2 的定义：DDR2（Double Data Rate 2） SDRAM 是由 JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代 DDR 内存技术标准最大的不同
4、就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但 DDR2 内存却拥有两倍于上一代 DDR 内存预读取能力（即：4bit 数据读预取） 。换句话说，DDR2 内存每个时钟能够以 4 倍外部总线的速度读/写数据，并且能够以内部控制总线 4 倍的速度运行。此外，由于 DDR2 标准规定所有 DDR2 内存均采用 FBGA 封装形式，而不同于目前广泛应用的 TSOP/TSOP-II 封装形式，FBGA 封装可以提供了更为良好的电气性能与散热性，为 DDR2 内存的稳定工作与未来频率的发展提供了坚实的基础。回想起 DDR 的发展历程，从第一代应用到个人电脑的 DDR200 经过
5、DDR266、DDR333 到今天的双通道 DDR400 技术，第一代 DDR 的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着 Intel 最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的 DDR2 内存将是大势所趋。 要注意的是：DDR2 不兼容 DDR，除非主板标明同时支持。DDR2 与 DDR 的区别：在了解 DDR2 内存诸多新技术前，先让我们看一组 DDR 和 DDR2 技术对比的数据。 1、延迟问题：从上表可以看出，在同等核心频率下，DDR2 的实际工作频率是 DDR 的两倍。这得益于 DDR2 内存拥有两倍于标准 DDR
6、内存的 4BIT 预读取能力。换句话说，虽然 DDR2 和DDR 一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但 DDR2 拥有两倍于 DDR 的预读取系统命令数据的能力。也就是说，在同样 100MHz 的工作频率下，DDR 的实际频率为 200MHz，而 DDR2 则可以达到 400MHz。这样也就出现了另一个问题：在同等工作频率的 DDR 和 DDR2 内存中，后者的内存延时要慢于前者。举例来说，DDR 200 和 DDR2-400 具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400 和 DDR 400 具有相同的带宽，它们都是 3.2GB/s，但是 DD
7、R400的核心工作频率是 200MHz，而 DDR2-400 的核心工作频率是 100MHz，也就是说 DDR2-400 的延迟要高于 DDR400。2、封装和发热量：DDR2 内存技术最大的突破点其实不在于用户们所认为的两倍于 DDR 的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2 可以获得更快的频率提升，突破标准DDR 的 400MHZ 限制。DDR 内存通常采用 TSOP 芯片封装形式，这种封装形式可以很好的工作在 200MHz 上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是 DDR 的核心频率很难突破 275MHZ
8、 的原因。而 DDR2 内存均采用 FBGA 封装形式。不同于目前广泛应用的 TSOP 封装形式，FBGA 封装提供了更好的电气性能与散热性，为 DDR2 内存的稳定工作与未来频率的发展提供了良好的保障。DDR2 内存采用 1.8V 电压，相对于 DDR 标准的 2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。DDR2 采用的新技术：除了以上所说的区别外，DDR2 还引入了三项新的技术，它们是 OCD、ODT 和 Post CAS。OCD（Off-Chip Driver）：也就是所谓的离线驱动调整， DDR II 通过 OCD 可以提高信号的完整性。D
9、DR II 通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用 OCD 通过减少 DQ-DQS 的倾斜来提高信号的完整性；通过控制电压来提高信号品质。ODT：ODT 是内建核心的终结电阻器。我们知道使用 DDR SDRAM 的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度
10、上影响信号品质。DDR2 可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用 DDR2 不但可以降低主板成本，还得到了最佳的信号品质，这是 DDR 不能比拟的。Post CAS：它是为了提高 DDR II 内存的利用效率而设定的。在 Post CAS 操作中，CAS信号（读写/命令）能够被插到 RAS 信号后面的一个时钟周期， CAS 命令可以在附加延迟（Additive Latency）后面保持有效。原来的 tRCD（RAS 到 CAS 和延迟）被 AL（Additive Latency）所取代，AL 可以在 0，1，2，3，4 中进行设置。由于 CAS 信号放在了 RA
11、S 信号后面一个时钟周期，因此 ACT 和 CAS 信号永远也不会产生碰撞冲突。总的来说，DDR2 采用了诸多的新技术，改善了 DDR 的诸多不足，虽然它目前有成本高、延迟慢能诸多不足，但相信随着技术的不断提高和完善，这些问题终将得到解决。为何包括 Intel 和 AMD 以及 A-DATA 在内的众多国际顶级厂商都致力于 DDR3 的开发与应用呢？由于 DDR2 的数据传输频率发展到 800MHz 时，其内核工作频率已经达到了200MHz，因此，再向上提升较为困难，这就需要采用新的技术来保证速度的可持续发展性。另外，也是由于速度 提高的缘故，内存的地址/命令与控制总线需要有全新的拓朴结构，而
12、且业界也要求内存要具有更低的能耗，所以，DDR3 要满足的需求就是： 1更高的外部数据传输率 2更先进的地址/命令与控制总线的拓朴架构 3在保证性能的同时将能耗进一步降低 为了满足上述要求，DDR3 在 DDR2 的基础上采用了以下新型设计:DDR3DDR3 与 DDR2 的不同之处 1、逻辑 Bank 数量 DDR2 SDRAM 中有 4Bank 和 8Bank 的设计，目的就是为了应对未来大容量芯片的需求。而 DDR3 很可能将从 2Gb 容量起步，因此起始的逻辑 Bank 就是 8 个，另外还为未来的 16个逻辑 Bank 做好了准备。 2、封装（Packages） DDR3 由于新增了
13、一些功能，所以在引脚方面会有所增加，8bit 芯片采用 78 球 FBGA 封装，16bit 芯片采用 96 球 FBGA 封装，而 DDR2 则有 60/68/84 球 FBGA 封装三种规格。并且DDR3 必须是绿色封装，不能含有任何有害物质。 3、突发长度（BL，Burst Length） 由于 DDR3 的预取为 8bit，所以突发传输周期（ BL，Burst Length）也固定为 8，而对于DDR2 和早期的 DDR 架构的系统，BL=4 也是常用的，DDR3 为此增加了一个 4-bit Burst Chop（突发突变）模式，即由一个 BL=4 的读取操作加上一个 BL=4 的写入
14、操作来合成一个 BL=8 的数据突发传输，届时可通过 A12 地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在 DDR3 内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如 4bit 顺序突发） 。 3、寻址时序（Timing） 就像 DDR2 从 DDR 转变而来后延迟周期数增加一样，DDR3 的 CL 周期也将比 DDR2 有所提高。DDR2 的 CL 范围一般在 2 至 5 之间，而 DDR3 则在 5 至 11 之间，且附加延迟（AL）的设计也有所变化。DDR2 时 AL 的范围是 0 至 4，而 DDR3 时 AL 有三种选项，分别是 0、CL-1 和
15、 CL-2。另外，DDR3 还新增加了一个时序参数写入延迟（CWD ） ，这一参数将根据具体的工作频率而定。 4、新增功能重置（Reset） 重置是 DDR3 新增的一项重要功能，并为此专门准备了一个引脚。DRAM 业界已经很早以前就要求增这一功能，如今终于在 DDR3 身上实现。这一引脚将使 DDR3 的初始化处理变得简单。当 Reset 命令有效时，DDR3 内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在 Reset 期间，DDR3 内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数
16、据总线上的任何动静。这样一来，将使 DDR3 达到最节省电力的目的。 5、新增功能ZQ 校准 ZQ 也是一个新增的脚，在这个引脚上接有一个 240 欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE ，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与 ODT 的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用 512 个时钟周期，在退出自刷新操作后用 256 时钟周期、在其他情况下用 64 个时钟周期）对导通电阻和 ODT 电阻进行重新校准。 6、参考电压分成两个 对于内存系统工作非常重要的参考电压信号 V
17、REF，在 DDR3 系统中将分为两个信号。一个是为命令与地址信号服务的 VREFCA，另一个是为数据总线服务的 VREFDQ，它将有效的提高系统数据总线的信噪等级。 7、根据温度自动自刷新（SRT，Self-Refresh Temperature） 为了保证所保存的数据不丢失，DRAM 必须定时进行刷新，DDR3 也不例外。不过，为了最大的节省电力，DDR3 采用了一种新型的自动自刷新设计（ASR，Automatic Self-Refresh） 。当开始 ASR 之后，将通过一个内置于 DRAM 芯片的温度传感器来控制刷新的频率，因为刷新频率高的话，消电就大，温度也随之升高。而温度传感器则在
18、保证数据不丢失的情况下，尽量减少刷新频率，降低工作温度。不过 DDR3 的 ASR 是可选设计，并不见得市场上的 DDR3 内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（SRT，Self-Refresh Temperature） 。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如 0至 85） ，另一个是扩展温度范围，比如最高到 95。对于DRAM 内部设定的这两种温度范围，DRAM 将以恒定的频率和电流进行刷新操作。 8、局部自刷新（RASR，Partial Array Self-Refresh） 这是 DDR3 的一个可选项，通过这一功能，DDR3 内存芯
19、片可以只刷新部分逻辑 Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM）的设计很相似。 9、点对点连接（P2P，Point-to-Point） 这是为了提高系统性能而进行了重要改动，也是与 DDR2 系统的一个关键区别。在 DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与 DDR3 内存模组之间是点对点（P2P， Point-to-Point）的关系（单物理Bank 的模组） ，或者是点对双点（P22P，Point-to-two-Point）的关系（双物理 Bank 的模组），从
20、而大大减轻了地址/命令 /控制与数据总线的负载。而在内存模组方面，与 DDR2 的类别相类似，也有标准 DIMM（台式 PC） 、SO-DIMM/Micro-DIMM（笔记本电脑） 、FB-DIMM2（服务器）之分，其中第二代 FB-DIMM 将采用规格更高的 AMB2（高级内存缓冲器） 。不过目前有关 DDR3 内存模组的标准制定工作刚开始，引脚设计还没有最终确定。 除了以上 9 点之外，DDR3 还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不详细介绍了面向 64 位构架的 DDR3 显然在频率和速度上拥有更多的优势，此外，由于 DDR3 所采
21、用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面 DDR3 也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接 DDR2 内存的不是台式机而是服务器一样。在 CPU 外频提升最迅速的 PC 台式机领域，DDR3 未来也是一片光明。目前 Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake)，其将支持 DDR3 规格，而 AMD 也预计同时在 K9 平台上支持 DDR2 及 DDR3 两种规格。DDR1&DDR2&DDR3:DDR1 DDR2 DDR3电压 VDD/VDDQ 2.5V/2.5V 1.8V/1.8V(+/-0.1) 1.5V/1.5V(+/-0
22、.075) I/O 接口 SSTL_25 SSTL_18 SSTL_15数据传输率(Mbps) 200400 400800 8001600容量标准 64M1G 256M4G 512M8GMemory Latency(ns) 1520 1020 1015CL 值 1.5/2/2.5/3 3/4/5/6 5/6/7/8预取设计(Bit) 2 4 8逻辑 Bank 数量 2/4 4/8 8/16突发长度 2/4/8 4/8 8封装 TSOP FBGA FBGA引脚标准 184Pin DIMM 240Pin DIMM 240Pin DIMM从整体规格上看，DDR3 在设计思路上与 DDR2 的差别并不
23、大，提高传输速率的方法仍然是提高预取位数。但是，就像 DDR2 和 DDR 的对比一样，在相同的时钟频率下，DDR2 与 DDR3 的数据带宽是一样的，只不过 DDR3 的速度提升潜力更大。DDR3 和 DDR2 的 核 心 特 性 比 较DDR3 DRAM DDR2 DRAM芯片封装 FBGA FBGAPin 脚数目 78ball x4、x896ball x16 60ball x4、x878ball x16工作电压 1.5V 1.8V组织 512Mb - 8Gb 256Mb - 4Gb内部 bank 数量 8 (512Mb、1Gb 、2Gb、4Gb、8Gb) 4 (256Mb、512Mb)8
24、 (1Gb、2Gb、 4Gb)预读取 8bit 4bit突发长度 BL4、BL8 BL4、BL8突发类型 Fixed、MRS 或 OTF Fixed、 LMR附加延迟(AL) 0、CL-1、CL-2 0、1、2、3、4读取延迟(RL) AL+CL(CL=5、6、7、8、9、10) AL+CL(CL=3、4、5、6)写入延迟(CWD) AL+CWL(CWL=5、6、7、8) RL-1频率范围 200MHz- 800MHz 133MHz - 400MHz模组频率范围(DDR) DDR3-800、DDR3-1066、DDR3-1333、DDR3-1600 DDR3-533、DDR3-667、DDR3
25、-800模组类型 DIMM、SO-DIMM、Micro-DIMM、 FB-DIMM2 DIMM、SO-DIMM、 Micro-DIMM、FB-DIMM-读写波形:DDR 总线”读”写”操作时序:DDR2 SDRAM 读/写时序图:DDR3 SDRAM 读/写操作时序图:发展趋势:新一代内存技术：相变内存 Vs 磁内存如今我们所接触的都是 DRAM（动态随机访问存储器） ，一旦没有持续的电力，所存储的数据就会立即消失，这就直接导致目前的 PC 必需经历一段不短的时间进行启动才能正式使用，而无法像其他家电一样即开即用。如果说 Intel 已经流产的 FB-DIMM 只不过是一种规格标准，那么相变内
26、存和磁内存则是未来真正的核心技术。1相变内存当前使用的大多数闪存都有一个存放电荷的部分“浮栅” ，其设计特点是不会泄漏。因此，闪存可保持其存储的数据并且只在读、写或擦掉信息时需要供电。这种“非易失性”特征使得闪存被广泛用于以电池供电的便携式电子设备中。非易失性数据保留也是一般计算机应用的一大优势，但是在闪存上写入数据要比在 DRAM 或 SRAM 上写入数据慢上千倍。而且，闪存存储单元在被写过大约 10 万次以后就会降质并且变得不再可靠。这对于许多消费应用来说并不是问题，但对那些必须频繁重写的应用，如计算机主存储器或网络的缓冲存储器或存储系统来说，这将会带来问题。由 IBM、旺宏和奇梦达共同取
27、得的 PCM 相变存储器成果极其重要，因为它不仅推出了一种新型非易失性相变材料（转换速度比闪存快 500 倍，功耗不到闪存的一半） ，最重要的是，当其尺寸缩小为至少 22 纳米时，依然可实现这些性能，远远领先浮栅闪存。该相变存储器的核心是一小片半导体合金膜，它可以在有序的、具有更低电阻的结晶相位与无序的、具有更高电阻的非结晶相位之间快速转换。因为无需电能来保持这种材料的任意一种相位，所以，相变存储器是非易失性的。同普通的 Flash 芯片相比， PCM 内存的数据写入时间仅为 1/500s，写入时的耗电量也不足 Flash 芯片的 1/2。并且 IBM 称，目前的 PCM 内存的设计可以在 2
28、2nm 工艺的时候依旧不需要进行很大的修改，其更适应先进制程来制造。IBM 同时宣称，从存储密度来说，PCM 也更有优势，即使其存储单元面积降低到 60 平方纳米，其依旧可以完成存储工作。当然，IBM 的 PCM 内存对于制作工艺的要求实在太高，至少在几年内绝对不可能量产。但是，Intel 和意法半导体已联手研究 PCM 相变内存。此前这两大芯片厂商一直在研究基于硫族化物的相变内存，作为非易失性内存，这种内存技术只需要 65nm 工艺就足以支撑，也可能取代现有的 DRAM。此外，韩国三星电子开发出了采用 90nm 工艺制造的512Mbit PCM（相变内存） ，只不过其速度还是无法达到 PC
29、内存的需要，但是相信未来依然有着充裕的时间留给三星来改进。2磁内存磁内存（Magnetic RAM）是一种非易失性的磁性随机存储器，所谓“非易失性”是指关掉电源后，仍可以保持记忆完整，功能与目前极为流行的闪存芯片类似；而“随机存取”是指 CPU 读取资料时，不一定要从头开始，随时可用相同的速率，从内存的任何部位读写信息。MRAM 运作的基本原理与硬盘驱动器类似，就如同在硬盘上存储数据一样，数据以磁性的方向为依据，存储为 0 或 1。它存储的数据具有永久性，直到被外界的磁场影响之后，才会改变这个磁性数据。因为运用磁性存储数据，所以 MRAM 在容量成本方面大幅度降低。但是 MRAM 的磁介质与硬
30、盘有着很大的不同。它的磁密度要大得多，也相当薄，因此产生的自感和阻尼要少得多，这也是 MRAM 速度明显快于硬盘的重要原因。当进行读写操作时，MRAM 中的磁极方向控制单元会使用相反的磁力方向，以使数据流水线能同时进行读写操作而不延误时间。但是，MRAM 的这种设计方案也不是没有坏处，当磁密度小到一定程度时会产生一定的信号干扰，对于 MRAM 的稳定性有所影响。不过好在目前 65纳米制作工艺相当先进，已经完全能够解决这一问题。事实上，MRAM 的内存芯片很早就已经推出，但是一直无法解决容量提升的难题。在高密度 MRAM 模块中会遇到磁介质的不规则漩涡，这种漩涡引起了磁极的老化，甚至导致读写错误
31、。这也就是说，MRAM 的寿命和稳定性会随着 MRAM 容量的增加而面临严峻的考验。为此，VERTICAL RING GMR CELLS 技术（垂直环绕巨磁阻单元）临危授命，它的模式图如下。很明显，VRGC 让磁层有了软硬之分。大家可不要小看这一简单的变化，因为这样一来，垂直排列的巨磁阻会将不规则漩涡基本消除，很有效地解决了 MRAM 的老化问题。此外，为了加强 MRAM 的稳定性，避免读写错误，VRGC 技术在每一基本单元额外加入了一对平行字符线，这有点类似目前普遍应用于服务器内存的校验功能。现在 DDR2 内存如火如荼，但是真正带来的性能提升却并不大。DDR3 内存几乎是肯定有望普及的新技术，而 XDR 内存也有着很强的竞争力，甚至有望得到 AMD 的垂青。但是如果想要彻底获得非易失性的高速内存，那么相变内存和磁内存才是真正的发展之路。
