《微型计算机原理与接口技术》清华大学出版社冯博琴吴宁主编课后答案.docx

1、微型计算机原理与接口技术清华大学出版社 冯博琴 吴宁主编 课后答案第 1 章基础知识 1.1 计算机中常用的计数制有哪些？ 解：二进制、八进制、十进制（BCD） 、十六进制。 1.2 什么是机器码？什么是真值？ 解：把符号数值化的数码称为机器数或机器码，原来的数值叫做机器数的真值。 1.3 完成下列数制的转换。 微型计算机的基本工作原理 汇编语言程序设计 微型计算机接口技术 建立微型计算机系统的整体概念，形成微机系统软硬件开发的初步能力。 解： （1 ） 166，A6H （2）0.75 （3 ） 11111101.01B, FD.4H (4 ) 5B.AH, (10010001.0110001

2、00101)BCD 1.4 8 位和 16 位二进制数的原码、补码和反码可表示的数的范围分别是多少？ 解： 原码（-127+127 ） 、 （-32767+32767） 补码 (-128+127） 、 （-32768+32767） 反码（-127+127） 、 （-32767+32767） 1.5 写出下列真值对应的原码和补码的形式。 （1）X= -1110011B （2）X= -71D （3 ） X= +1001001B 解： （1 ）原码：11110011 补码： 10001101 （2）原码：11000111 补码：10111001 （3 ）原码：01001001 补码：01001001

3、 1.6 写出符号数 10110101B 的反码和补码。 解：11001010，11001011 1.7 已知 X 和 Y 的真值，求X+Y 的补码。 （1）X=-1110111B Y=+1011010B （2）X=56D Y= -21D 解： （1 ） 11100011 （2 ）00100011 1.8 已知 X= -1101001B，Y= -1010110B，用补码求 X-Y 的值。 解：11101101 1.9 请写出下列字符的 ASCII 码。 4A3- ！ 解：34H，41H，33H，3DH ，21H 1.10 若给字符 4 和 9 的 ASCII 码加奇校验，应是多少？ 解：34H

4、，B9H 1.11 上题中若加偶校验，结果如何？ 解：B4H，39H 1.12 计算下列表达式。 (1) （4EH+10110101B）x（0.0101）BCD=（ ）D （2）4EH-（24/08H+ B/2）=（ ）B 解：（1 ） 129.5D （ 2）101010B 第 2 章微型计算机基础 2.6 简述 CPU 执行程序的过程。 解：当程序的第一条指令所在的地址送入程序计数器后，CPU 就进入取指阶段准备取第一条指令。在取指阶段，CPU 从内存中读出指令，并把指令送至指令寄存器 IR 暂存。在取指阶段结束后，机器就进入执行阶段，这时，由指令译码器对指令译码，再经控制器发出相应的控制信

5、号，控制各部件执行指令所规定的具体操作。当一条指令执行完毕以后，就转入了下一条指令的取指阶段。以上步骤周而复始地循环，直到遇到停机指令。 2.7 说明8086 的 EU 和 BIU 的主要功能。在执行程序过程中他们是如何相互配合工作的？ 解：执行单元 EU 负责执行指令。EU 在工作时不断地从指令队列取出指令代码，对其译码后产生完成指令所需要的控制信息。数据在 ALU 中进行运算，运算结果的特征保留在标志寄存器 FLAGS 中。总线接口单元 BIU 负责 CPU 与存储器、I/O 接口之间的信息传送。BIU 取出的指令被送入指令队列供 EU 执行，BIU 取出的数据被送入相关寄存器中以便做进一

6、步的处理。 当 EU 从指令队列中取走指令，指令队列 出现空字节时，BIU 就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中。当 EU 需要数据时，BIU 根据 EU 给出的地址，从指定的内存单元或外设中取出数据供EU 使用。当运算结束时，BIU 将运算结果送入指定的内存单元或寄存器。当指令队列空时，EU 就等待，直到有指令为止。若 BIU 正在取指令，EU 发出访问总线的请求，则必须等 BIU取指令完毕后，该请求才能得到响应。一般情况下，程序顺序执行，当遇到跳转指令时，BIU 就使指令 队列复位，从新地址取出指令，并立即传送 EU 去执行。 指令队列的存在使 8086/8088

7、 的 EU 和 BIU 并行工作，从而减少了 CPU 为取指令而等待的时间，提高了 CPU 的利用率，加快了整机的运行速度。另外也降低了对存储器存取速度的要求。 2.8 在执行指令期间,BIU 能直接访问存储器吗? 为什么? 解: 可以. 因为 EU 和 BIU 可以并行工作,EU 需要的指令可以从指令队列中获得,这时 BIU 预先从存储器中取出并放入指令队列的。在 EU 执行指令的同时，BIU 可以访问存储器取下一条指令或指令执行时需要的数据。 2.9 8086 与 8088CPU 的主要区别有哪些？ 解：主要区别有以下几点：8086 的外部数据总线有 16 位，而 8088 的外部数据总线

8、只有 8 位。 8086 指令队列深度为 6 个字节,而 8088 的指令队列深度为 4 个字节. 因为 8086 的外部数据总线有 16 位,故 8086 每个总线周期可以存取两个字节.而 8088 的外部数据总线因为只有 8 位,所以每个总线周期只能存取 1 个字节. 个别引脚信号的含义稍有不同. 2.10 8088CPU 工作在最小模式下: （1 ）当 CPU 访问存储器时,要利用哪些信号? （2 ）当 CPU 进行 I/O 操作时, 要利用哪些信号? （3 ）当 HOLD 有效并得到响应时,CPU 的哪些信号置高阻? 解: （1 ）要利用信号线包括 WR#、RD#、IO/M#、ALE

9、以及 AD0AD7、A8A19。 （2）同（1） 。（3 ）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。 2.11 总线周期中，什么情况下要插入 TW 等待周期？插入 TW 周期的个数，取决于什么因素？ 解：在每个总线周期的 T3 的开始处若 READY 为低电平，则 CPU 在 T3 后插入一个等待周期TW。在 TW 的开始时刻，CPU 还要检查 READY 状态，若仍为低电平，则再插入一个 TW 。此过程一直进行到某个 TW 开始时， READY 已经变为高电平，这时下一个时钟周期才转入T4。 可以看出，插入 TW 周期的个数取决于 READY 电平维持的时间。 2.12 若

10、8088 工作在单 CPU 方式下，在教材第 91 页的表中填入不同操作时各控制信号的状态。 解：结果如表所示。 2.13 在 8086/8088 CPU 中，标志寄存器包含哪些标志位？各位为 0（为 1）分别表示什么含义？ 解：（略） ，见书第 49 页。 2.14 8086/8088 CPU 中，有哪些通用寄存器和专用寄存器？说明它们的作用。 解：通用寄存器包含以下 8 个寄存器： AX、BX、CX 和 DX 寄存器一般用于存放参与运算的数据或运算的结果。除此之外： AX：主要存放算术逻辑运算中的操作数，以及存放 I/O 操作的数据。 BX：存放访问内存时的基地址。 CX：在循环和串操作指

11、令中用作计数器。 DX：在寄存器间接寻址的 I/O 指令中存放 I/O 地址。在做双字长乘除法运算时，DX 与 AX合起来存放一个双字长数。 SP：存放栈顶偏移地址。 BP：存放访问内存时的基地址。 SP 和 BP 也可以存放数据，但它们的默认段寄存器都是 SS。 SI：常在变址寻址方式中作为源地址指针。 DI：常在变址寻址方式中作为目标地址指针。 专用寄存器包括 4 个段寄存器和两个控制寄存器： CS：代码段寄存器，用于存放代码段的段基地址。 DS：数据段寄存器，用于存放数据段的段基地址。 SS：堆栈段寄存器，用于存放堆栈段的段基地址。ES：附加段寄存器，用于存放附加段的段基地址。 IP：指

12、令指针寄存器，用于存放下一条要执行指令的偏移地址。 FLAGS：标志寄存器，用于存放运算结果的特征。 2.15 8086/8088 系统中，存储器为什么要分段？一个段最大为多少个字节？最小为多少个字节？ 解：分段的主要目的是便于存储器的管理，使得可以用 16 位寄存器来寻址 20 位的内存空间。一个段最大为 64KB，最小为 16B。 2.16 在 8086/8088 CPU 中，物理地址和逻辑地址是指什么？已知逻辑地址为1F00：38A0H，如何计算出其对应的物理地址？ 解：物理地址时 CPU 存取存储器所用的地址。逻辑地址是段和偏移地址形式的地址，即汇编语言程序中使用的存储器地址。 若已知

13、逻辑地址为 1F00：38A0H，则对应的物理地址=1F00H x 16+38A0H=228A0H。 2.17 已知存储器物理地址为 78A00H，计算出它所对应的逻辑地址。此结果惟一吗？ 解：物理地址可以对应于不同的逻辑地址。78A00H 对应的逻辑地址可以是7000H： 8A00H，7800H ：0A00H，78A0H ：0000H 等。结果不是惟一的。 2.18 设当前数据段位于存储器的 A8000HB7FFFH，DS 段寄存器的内容应是什么？ 解：因为 A8000H 到 B7FFFH 之间的地址范围大小为 64KB，未超出一个段的最大范围。故要访问此地址范围的数据，数据段的起始地址（即

14、段首地址）应为 A8000H，则 DS 段寄存器为 A800H。 2.19 若 CS=8000H，则当前代码段可寻址的存储空间的范围是多少？ 解（CS）=8000H 时，当前代码段可寻址的存储空间范围为80000H8FFFFH。 2.20 8086/8088 CPU 在最小模式下构成计算机系统至少应包括哪几个基本部分（器件）？ 解：其至少应包括：8088CPU、8284 时钟发生器、8282 锁存器（3 片）和 8286 双向总线驱动器。 第 3 章 8088/8086 指令系统 3.1 什么叫寻址方式？8086/8088CPU 共有哪几种寻址方式？ 解：寻址方式主要是指获得操作数所在地址的方

15、法. 8086/8088CPU 具有：立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、寄存器相对寻址、基址一变址寻址、基址一变址相对寻址以及隐含寻址等 8 种寻址方式。 3.2 设（DS)=6000H， （ES)=2000H， （SS)=1500H， （Si）=00A0H,（BX)=0800H，(BP)=1200H，数据变量 VAR 为 0050H. 请分别指出下列各条指令源操作数的寻址方式？它的物理地址是多少？ (1) MOV AX,BX (2) MOV DL,80H (3) MOV AX, VAR (4) MOV AX,VARBXSI (5) MOV AL,B (6) MOV DI, ES

16、: BX (7) MOV DX,BP (8) MOV BX，20HBX 解： (1)寄存器寻址。因源操作数是寄存器，故寄存器 BX 就是操作数的地址. (2)立即寻址。操作数 80H 存放于代码段中指令码 MOV 之后。 (3）直接寻址。 （4 ）基址一变址一相对寻址 操作数的物理地址=(DS) 16(SI)(BX)VAR = 60000H00A0H0800H0050H 608F0H (5)立即寻址 (6)寄存器间接寻址. 操作数的物理地址= (ES) 16(BX) = 20000H0800H = 20800H (7)寄存器间接寻址。 操作数的物理地址= (SS) 16(BP) = 15000

17、H1200H= 16200H (8)寄存器相对寻址 操作数的物理地址(DS) 16(BX)20H = 60000H0800H20H= 60820H 3.3 假设(DS)= 212AH,(CS)= 0200H,(IP)= 1200H,(BX)= 0500H,位移量 DATA=40H，(217A0H)=2300H，(217E0H)=0400H，(217E2H) =9000H 试确定下列转移指令的转移地址. (1)JMP 2300H (2) JMP WORD PTRBX (3) JMP DWORD PTRBX+DATA 解：转移指令分为段内转移和段间转移，根据其寻址方式的不同，又有段内的直接转移和间

18、接转移， 以及段间的直接转移和间接转移地址。对直接转移，其转移地址为当前指令的偏移地址（即 IP 的内容）加上位移量或由指令中直接得出；对间接转移，转移地址等于指令中寄存器的内容或由寄存器内容所指向的存储单元的内容。 (1) 段内直接转移。转移的物理地址=(CS) l6 +2300H =02000H+2300H=04300H (2)段内间接转移。转移的物理地址= (CS) 16+ BX = (CS) l6+(217A0H)=02000H+2300H=04300H (3)段间间接转移。转移的物理地址=BX+DATA =(217E2H) l6+(217E0H)=90000H+0400H=90400

19、H 3.4 试说明指令 MOV BX,5BX与指令 LEA BX,5BX的区别。 解：前者是数据传送类指令，表示将数据段中以(BX+5)为偏移地址的 16 位数据送寄存器 BX.后者是取偏移地址指令，执行的结果是(BX）= (BX)5 ，即操作数的偏移地址为(BX)+5。 3.5 设堆栈指针 SP 的初值为 2300H，(AX)50ABH，(BX)=1234H。执行指令 PUSH AX 后，(SP)？，再执行指令 PUSH BX 及 POP AX 之后，(SP)= ？(AX） = ？(BX)？ 解：堆栈指针 SP 总是指向栈顶，每执行一次 PUSH 指令 SP-2，执行一次 POP 指令 SP

20、+2.所以，执行 PUSH AX 指令后，(SP)=22FEH;再执行 PUSH BX 及 POP AX 后，(SP)=22FEH，(AX)=(BX)=1234H 3.6 指出下列指令的错误： (1) MOV AH，CX (2) MOV 33H，AL (3) MOV AX, SIDI (4) MOV BX，SI (5) ADD BYTE PTRBP,256 (6) MOV DATASI,ES:AX (7) JMP BYTE PTRBX (8) OUT 230H,AX (9) MOV DS,BP (10) MUL 39H 解: (1)指令错。两操作数字长不相等 (2)指令错。MOV 指令不允许目

21、标操作数为立即数 (3) 指令错。在间接寻址中不允许两个间址寄存器同时为变址寄存器。 (4)指令错。MUV 指令不允许两个操作数同时为存储器操作数。 (5)指令错。ADD 指令要求两操作数等字长。 (6)指令错。源操作数形式错，寄存器操作数不加段重设符。 (7)指令错。转移地址的字长至少应是 16 位的。 (8)指令错。对输人输出指令，当端口地址超出 8 位二进制数的表达范围（即寻址的端口超出 256 个）时，必须采用间接寻址。 (9)指令正确。 (10)指令错。MUL 指令不允许操作数为立即数。 3.7 已知(AL) =7BH, (BL) =38H,试问执行指令 ADD AL, BL 后,A

22、F、CF、OF、PF、SF 和 ZF 的值各为多少？ 解：AF=1，CF=0，OF=1 ，PF=0，SF=l ，ZF=0 3.8 试比较无条件转移指令、条件转移指令、调用指令和中断指令有什么异同？ 解：无条件转移指令的操作是无条件地使程序转移到指定的目标地址，并从该地址开始执行新的程序段，其转移的目标地址既可以是在当前逻辑段，也可以是在不同的逻辑段；条件转移指令是在满足一定条件下使程序转移到指定的目标地址，其转移范围很小，在当前逻辑段的-128+127 地址范围内。 调用指令是用于调用程序中常用到的功能子程序，是在程序设计中就设计好的。根据所调用过程人口地址的位置可将调用指令分为段内调用（入口

23、地址在当前逻辑段内）和段间调用。在执行调用指令后，CPU 要保护断点。对段内调用是将其下一条指令的偏移地址压人堆栈，对段间调用则要保护其下一条指令的偏移地址和段基地址，然后将子程序人口地址赋给 IP（或 CS 和 IP） 中断指令是因一些突发事件而使 CPU 暂时中止它正在运行的程序,转去执行一组专门的中断服务程序，并在执行完后返回原被中止处继续执行原程序。它是随机的。在响应中断后CPU 不仅要保护断点（即 INT 指令下一条指令的段地址和偏移地址） ，还要将标志寄存器FLAGS 压入堆栈保存。 3.9 试判断下列程序执行后,BX 中的内容 MOV CL, 3 MOV BX,0B7H ROL

24、BX,1 ROR BX,CL 解：该程序段是首先将 BX 内容不带进位循环左移 1 位，再循环右移 3 位。即相当于将原BX 内容不带进位循环右移 2 位，故结果为：(BX)=0C02DH 3.10 按下列要求写出相应的指令或程序段。 (1)写出两条使 AX 内容为 0 的指令。(2)使 BL 寄存器中的高 4 位和低 4 位互换。 (3)屏蔽 CX 寄存器的 bll,b7 和 b3 位。 (4)测试DX 中的 b0 和 b8 位是否为 1。 解： (1) MOV AX,0 XOR AX,AX AX 寄存器自身相异或，可使其内容清 0 (2) MOV CL, 4 ROL BL,CL 将 BL

25、内容循环左移 4 位，可实现其高 4 位和低 4 位 的互换 (3) AND CX,0F777H ；将 CX 寄存器中需屏蔽的位“与”0 。也可用 “或”指令实现 (4) AND DX,0101H ；将需侧试的位“与”1，其余“与”0 屏蔽掉 CMP DX,0101 H ；与 0101H比较 JZ ONE ；若相等则表示 b0 和 b8 位同时为 1 . . 3.11 分别指出以下两个程序段的功能: (1) (2) MOV CX,l0 CLD LEA SI,FIRST LEA DI, 1200H LEA DI, SECOND MOV CX,0FOOH STD XOR AX,AX REP MOV

26、SB REP STOSW 解： (1)该段程序的功能是：将数据段中 FIRST 为最高地址的 10 个字节数据按减地址方向传送到附加段 SECOND 为最高地址的向前 10 个单元中。 (2)将附加段中偏移地址为 1200H 单元开始的 0FOOH 个字单元清 0。 3.12 执行以下两条指令后，标志寄存器 FLAGS 的六个状态位各为什么状态？MOV AX,84A0H ADD AX,9460H 解：执行 ADD 指令后，6 个状态标志位的状态分别为： 在两个 16 位数进行加法运算时，对 CF、ZF、SF 和 OF 会产生影响，但对 PF 和 AF 标志位,只有其低 8 位的运算影响它们的状

27、态。各标志位的状态分别为：AF=0，PF=1，CF=1，ZF=0，SF=0，OF=1。 3.13 将+46 和-38 分别乘以 2,可应用什么指令来完成？如果除以 2 呢？ 解：因为对二进制数，每左移一位相当于乘以 2,右移一位相当于除以 2。所以，将+46 和-38 分别乘以 2，可分别用逻辑左移指令(SHL)和算术左移指令(SAL) 完成。SHL 指令针对无符号数,SAL 指令针对有符号数。 当然，也可以分别用无符号数乘法指令 MUL 和有符号数乘法指令 IMUL 完成。 如果是除以2,则进行相反操作，即用逻辑右移指令 SHR 或无符号数除法指令 DIV 实现+46 除以 2 的运算，用算

28、术右移指令 SAR 或有符号数除法指令 IDIV 实现-38 除以 2 的运算。3.14 已知 AX=8060H,DX=03F8H，端口 PORT1 的地址是 48H，内容为 40H；PORT2 的地址是84H，内容为 85H。请指出下列指令执行后的结果。 (1)OUT DX, AL (2) IN AL,PORT1 (3)OUT DX,AX (4) IN AX,48H (5) OUT PORT2,AX 解: (1)将 60H 输出到地址为 03F8H 的端口中。 (2) 从 PORT1 读入一个字节数据，执行结果：(AL)=40H。 (3) 将 AX=8060H 输出到地址为03F8H 的端口

29、中。 (4)由 48H 端口读人 16 位二进制数。 (5)将 8060H 输出到地址为 84H 的端口中。 第 4 章汇编语言程序设计 4.1 请分别用 DB 、DW 、DD 伪指令写出在 DATA 开始的连续 8 个单元中依次存放数据11H 、22H 、33H 、44H 、55H 、66H 、77H 、88H 的数据定义语句 . 解:DB,DW,DD 伪指令分别表示定义的数据为字节类型、字类型及双字型 .其定义形式为: DATA DB 11H,22H,33H,44H,55H,66H,77H,88H DATA DW 2211H,4433H,6655H,8877H DATA DD 443322

30、11H,88776655H 4.2 若程序的数据段定义如下,写出各指令语句独立执行后的结果: DSEG SEGMENT DATA1 DB 10H,20H,30H DATA2 DW 10 DUP(?) STRING DB 123 DSEG ENDS (1) MOV AL,DATA1 (2) MOV BX,OFFSET DATA2 (3) LEA SI,STRING ADD DI,SI 解: 取变量 DATA1 的值. 指令执行后,(AL)=10H. 变量 DATA2 的偏移地址 . 指令执行后,(BX)=0003H. (3)先取变量 STRING 的偏移地址送寄存器 SI,之后送 SI 的内容与

31、 DI 的内容相加并将结果送 DI.指令执行后,(SI)=0017H;(DI)=(DI)+0017H. 4.3 试编写求两个无符号双子长数之和的程序. 两数分别在 MEM1 和 MEM2 单元中,和放在SUM 单元. 解: DSEG SEGMENT MEM1 DW 1122H,3344H MEM2 DW 5566H,7788H SUM DW 2 DUP(?) DSEG ENDS CSEG SEGMENT ASSUME CS:CSEG,DS:DSEG START: MOV AX,DSEG MOV DS,AX LEA BX,MEM1 LEA SI,MEM2 LEADI,SUM MOV CL,2 C

32、LC AGAIN: MOV AX,BX ADC AX,SI MOV DI,AX ADD BX,2 ADD SI,2 ADD DI,2 LOOP AGAIN HLT CSEG ENDS END START 4.4 试编写程序,测试 AL 寄存器的第 4 位(bit4)是否为 0? 解: 测试寄存器 AL 中某一位是否为 0,可使用 TEST 指令、AND 指令、移位指令等几种方法实现。 如：TEST AL，10H JZ NEXT . . . NEXT： 或者： MOV CL，4 SHL AL，CL JNC NEXT . NEXT: 4.5 试编写程序，将 BUFFER 中的一个 8 位二进制数转

33、换为 ASCII 码，并按位数高低顺序存放在 ANSWER 开始的内存单元中。 解： DSEG SEGMENT BUFFER DB ？ ANSWER DB 3 DUP（？） DSEG ENDS CSEG SEGMENT ASSUME CS：CSEG ，DS ：DSEG START：MOV AX，DSEG MOV DS，AX MOV CX，3 ；最多不超过 3 为十进制数（255） LEA DI， ANSWER ；DI 指向结果存放单元XOR AX，AX MOV AL，BUFFER ；取要转换的二进制数 MOV BL，0AH ；基数 10 AGAIN： DIV BL ；用除 10 取余的方法转换

34、 ADD AH，30H ；十进制数转换成 ASCII 码MOV DI， AH ；保存当前的结果 INC DI ；指向下一个位保存单元 AND AL，AL ；商为 0？（转换结束？） JZ STO ；若结束，退出 MOV AH，0 LOOP AGAIN ；否则循环继续 STO： MOV AX，4C00H INT 21H ；返回DOS CSEG ENDS END START 4.6 假设数据项定义如下： DATA1 DB HELLO ！GOOD MORNING ！ DATA2 DB 20 DUP（？） 用串操作指令编写程序段，使其分别完成以下功能： （1 ）从左到右将 DATA1 中的字符串传送到

35、 DATA2 中。 （2 ）传送完后，比较 DATA1 和 DATA2 中的内容是否相同。 （3）把DATA1 中的第 3 和第 4 个字节装入 AX。 （4 ）将 AX 的内容存入 DATA2+5 开始的字节单元中。 解： （1） MOV AX，SEG DATA1 MOV DS，AX MOV AX，SEG DATA2 MOV ES，AX LEA SI，DATA1 LEA DI，DATA2 MOV CX，20 CLD REP MOVSB （2 ） LEA SI，DATA1 LEA DI，DATA2 MOV CX，20 CLD REPE CMPSB 。 。 。 （3） LEA SI，DATA1

36、ADD SI，2 LODSW （4 ） LEA DI，DATA2 ADD DI，5 STOSW 4.7 执行下列指令后，AX 寄存器的内容是多少？TABLE DW 10，20，30 ，40，50 ENTRY DW 3 . . . MOV BX，OFFSET TABLE ADD BX，ENTRY MOV AX，BX 解：（AX）=1E00H 4.8 编写程序段，将 STRING1 中的最后 20 个字符移到 STRING2 中（顺序不变） 。 解：首先确定 STRING1 中字符串的长度，因为字符串的定义要求以$符号结尾， 可通过检测$符确定出字符串的长度，设串长度为 COUNT，则程序如下：L

37、EA SI，STRING1 LEA DI，STRING2 ADD SI，COUNT-20 MOV CX，20 CLD REP MOVSB 4.9 假设一个 48 位数存放在 DX:AX:BX 中,试编写程序段, 将该 48 位数乘以 2. 解: 可使用移位指令来实现。首先将 BX 内容逻辑左移一位，其最高位移入进位位 CF，之后 AX 内容带进位位循环左移，使 AX 的最高位移入 CF，而原 CF 中的内容（即 BX 的最高位）移入 AX 的最低位，最后再将 DX 内容带进位位循环左移一位，从而实现 AX 的最低位移入 DX 的最低位。SHL BX，1 RCL AX，1 RCL DX，1 4.

38、10 试编写程序，比较 AX，BX，CX 中带符号数的大小，并将最大的数放在 AX 中。 解：比较带符号数的大小可使用符号数比较指令 JG 等。 CMP AX，BX JG NEXT1 XCHG AX，BX NEXT1：CMP AX，CX JG STO MOV AX，CX STO：HLT 4.11 若接口 03F8H 的第 1 位(b1) 和第 3 位（B3）同时为 1，表示接口 03FBH 有准备好的 8位数据，当 CPU 将数据取走后， b1 和 b3 就不再同时为 1 了。仅当又有数据准备好时才再同时为 1。 试编写程序，从上述接口读入 200 字节的数据，并顺序放在 DATA 开始的地址

39、中。 解：即当从输入接口 03F8H 读入的数据满足11 B 时可以从接口 03FBH 输入数据。 LEA SI，DATA MOV CX，200 NEXT： MOV DX，03F8H WAIT： IN AL，DX AND AL，0AH ；判断 b1 和 b3 位是否同时为 1 CMP AL，0AH JNZ WAIT ；b1 和 b3 位同时为 1 则读数据，否则等待 MOV DX，03FBH IN AL，DX MOV SI，AL INC SI LOOP NEXT HLT 4.12 画图说明下列语句分配的存储空间及初始化的数据值。 （1）DATA1 DB BYTE，12， 12H，2 DUP（0

40、，？，3） （2 ）DATA2 DW 4 DUP（0，1 ，2） ，？，-5，256H 解：（ 1） 存储空间分配情况如图（a）所示。 （2） 存储空间分配情况如图（ b）所示。 第 5 章存储器系统 5.1 内部存储器主要分为哪两类? 它们的主要区别是什么? 解: （1）分为 ROM 和RAM 。 （2 ）它们之间的主要区别是： ROM 在正常工作时只能读出，不能写入。RAM 则可读可写。 断电后，ROM 中的内容不会丢失，RAM 中的内容会丢失。 5.2 为什么动态 RAM 需要定时刷新？ 解：DRAM 的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失

41、或出现错误。因此需要对这些电容定时进行“刷新” 。 5.3 CPU 寻址内存的能力最基本的因素取决于_。 解：地址总线的宽度。 5.4 试利用全地址译码将 6264 芯片接到 8088 系统总线上，使其所占地址范围为32000H33FFFH。 解：将地址范围展开成二进制形式如下图所示。0011 0010 0000 0000 0000 0011 0011 1111 1111 1111 6264 芯片的容量为 88KB，需要 13根地址线 A0A12 。而剩下的高 7 位地址应参加该芯片的地址译码。 电路如图所示： 5.5 内存地址从 20000H8BFFFH 共有多少字节？ 解：共有 8BFFF

42、H20000H 16C000H 个字节。或 432KB。 5.6 若采用 6264 芯片构成上述的内存空间，需要多少片 6264 芯片？ 解：每个 6264 芯片的容量位 8KB，故需 432/854 片。 5.7 设某微型机的内存 RAM 区的容量位 128KB，若用 2164 芯片构成这样的存储器，需多少2164 芯片？至少需多少根地址线？其中多少根用于片内寻址？多少根用于片选译码？ 解：（1 ）每个 2164 芯片的容量为 64K1bit，共需 128/64816 片。 （2 ）128KB 容量需要地址线 17 根。 （3）16 根用于片内寻址。 （4 ）1 根用于片选译码。 注意，用于

43、片内寻址的 16 根地址线要通过二选一多路器连到 2164 芯片，因为 2164 芯片是 DRAM，高位地址与低位地址是分时传送的。 5.8 现有两片 6116 芯片，所占地址范围为 61000H61FFFH，试将它们连接到 8088 系统中。并编写测试程序，向所有单元输入一个数据，然后再读出与之比较，若出错则显示“Wrong ！“，全部正确则显示 ”OK ！“。 解：连接如下图所示。测试程序段如下：OK DB OK!,$ WRONG DB Wrong!,$ MOV AX, 6100H MOV ES, AX MOV DI, 0 MOV CX, 1000H MOV AL, 55H REP STO

44、SB MOV DI, 0 MOV CX, 1000H REPZ SCASB JZ DISP_OK LEA DX, WRONG MOV AH, 9 INT 21H HLT DISP_OK: LEA DX, OK MOV AH, 9 INT 21HHLT 5.9 甚什么是字扩展？什么是位扩展？用户自己购买内存条进行内存扩充，是在进行何种存储器扩展？ 解： （1 ）当存储芯片的容量小于所需内存容量时，需要用多个芯片构成满足容量要求的存储器，这就是字扩展。 （2 ）当存储芯片每个单元的字长小于所需内存单元字长时，需要用多个芯片构成满足字长要求的存储模块，这就是位扩展。 （3 ）用户在市场上购买内存条进

45、行内存扩充，所做的是字扩展的工作。 5.10 74LS138 译码器的接线图如教材第 245 页的图 5-47 所示，试判断其输出端Y0#、Y3#、Y5#和 Y7所决定的内存地址范围。 解：因为是部分地址译码（A17 不参加译码） ，故每个译码输出对应 2 个地址范围： Y0：00000H 01FFFH 和 20000H 21FFFH Y3：06000H 07FFFH 和26000H 27FFFH Y5：0A000H 0BFFFH 和 2A000H 2BFFFH Y7：0E000H 0FFFFH和 2E000H 2FFFFH 5.11 某 8088 系统用 2764 ROM 芯片和 6264

46、SRAM 芯片构成 16KB 的内存。其中，ROM 的地址范围为 0FE000H0FFFFFH，RAM 的地址范围为 0F0000H0F1FFFH。试利用 74LS138 译码，画出存储器与 CPU 的连接图，并标出总线信号名称。 解：连接如下图所示。 5.12 叙述 EPROM 的编程过程，并说明 EPROM 和 EEPROM 的不同点。 （不要求） 解： （1 ）对 EPROM 芯片的编程过程详见教材第 215217 页。 （2）EPROM 与 EEPROM 的不同之处为： 。EPROM 用紫外线擦除，EEPROM 用电擦除。 。EPROM 是整片擦除，EEPROM 可以整片擦除，也可以逐

47、个字节地擦除。 5.13 试说明 FLASH EEPROM 芯片的特点及 28F040 的编程过程。 （不要求） 解： （1 ）特点是：它结合了 RAM 和 ROM 的优点，读写速度接近于 RAM，断电后信息又不会丢失。 （2 ） 28F040 的编程过程详见教材第 222223 页。 5.14 什么是 Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1 ） Cache 是位于 CPU 与主存之间的高速小容量存储器。 （2 ）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存 DRAM 的的存取周期为 70ns，Cache 的存取周期为 5ns，有它们构成的存储器的平均存取周期是多少？ 解：平均存取周期约为 700.1ns + 50.9ns =11.5ns第 6 章输入输出和中断技术 6.1 I/O 接口的主要功能有哪些? 有哪两种编址方式？在 8088/8086 系统中采用哪一种编址方式？ 解: I/O 接口主要需具有以下几种功能： （1 ） I/O 地址译码与设备选择。保证任一时刻仅有一个外设与 CPU 进行数据传送。 （2 ）信息的输入输出，并对外设随时进行监测、控制和管理。必要时，还可以通过 I/O 接口向 CPU 发出中断请求。 （3 ）命令、数据和状态的缓冲与锁存。