1、 基于单片机的 数控数字移相计 的设计 （信息技术学院 2002 级电子信息科学与技术专业） 摘要：本设计介绍了一种基于单片机 AT89C51 控制的数字移相计，其利用锁相环和分频电路组成典型的倍频电路，采用环形队列实现信号波形的任意相位移项，且保持波形的幅度，频率不变。文中对其软，硬件的设计作了较为详尽的阐述 。描述了系统硬件工作原理，并介绍了 AT89C51 单片机内部结构及芯片图， 论述了本次毕业设计所应用的各硬件接口技术和各个接口模块的功能及工作过程。阐述了与本设计有关的各个接口芯片的功能及芯片图。本设计是以单片机的基 本语言汇编语言来进行软件设计， 指令的执行速度快，节省存储空间。为
2、了便于扩展和更 改，软件的设计采用模块化结构，使程序设计的逻辑关系更加简洁清晰， 使硬件在软件的控制下协调运作 。这样，使得软硬件系统能够有效的结合起来，为系统的调试也带来了很大方便。 关键词：单片机 倍频电路 环形队列 ABSTRACT： The paper introduces a phase shifter controlled by SCM AT89C51.It can realize phase shift of various waves with the method of loop alignment,and hold a constant amplitude and freq
3、uency. The design of the hardware and software is mentioned in detail in the article.The text inside describes the system hardware work principle, and introduce the AT89C51 internal structure and chip figure, discuss the function and working process of these degree graduation project station applied
4、 each hardware interface technology and each interface module. It expound the each interface chip function and chip figure of these designed with shut.This system edits collected materials the language to proceed with single the basic language of a machine the software designs, the instruction carri
5、es out the speed quick, save memory. For the sake of easy to expand with the design adoption mold a logic for turning construction, making procedure designing relation that change, software more shorter and more easier to understand. Make hardware control in software descended to moderate the operat
6、ion.In conclusion concretion description soft and hardware debug of each functional module.The predominance thought that this text compose is soft, the hardware combines together, regarding hardware as the foundation, proceeds the plait of each function mold piece write. KEYWORDS: SCM Frequency mult
7、iplication Loop alignment 目录 摘要 Abstract 1 概述 2 方案论证 3 系统的基本原理 4 系统硬件电路设计 4.1 AT89C51 单片机的简介 4.2 输入信号倍频电路 4.2.1 锁相环的工作原理 4.2.2 频率合成器的原理 4.3 单片机系统主电路 4.3.1 数据采集模块 AD574A 4.3.2 数据输出模块 DAC0832 4.3.3 存储器模块 6264 4.3.4 显示电路 5 系统软件设计 6 结论 7 致谢 参考文献 附录一：外文专业参考资料原 文 附录二：外文专业参考资料译 文 附录三：系统总体硬件原理图 附录四：系统程序清单 1
8、概述： 在现代科研、通信系统、教学试验以及各种电子测量技术中，常常离不开一个高精度、频率可变的信号源，并且要求由数字信号来控制，这就是数字式频率合成器。频率合成虽不是一项新技术，但是近年来它发展十分迅速，合成器性能不断提高，应用日益广泛，它不仅占领了传统上需要使用信号源的各个方面，而且开拓了很多新的领域，这标志第三代信号合成技术的出现。随着数字集成电路和微电子技术的发展和提高，一种新的频率合成技术 直接数字频率合成得到 了飞速的发展，它是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。该技术在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标已远远超
9、过了传统的频率合成技术所能达到的水平。目前 DDS 广泛应用于接收机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合于跳频无线通信系统。 移相信号发生器同样属于信号源的一个重要组成部分，由于传统的模拟移相（如：阻容移相，变压器移相等）有许多不足，如：移相输出波形易受输入波形的影响，移相角度还与负载的大小和性质有关，移相精度不高，分 辩率较低，而且，传统的模拟移相不能实现任意波型的移相，这主要是因为传统的模拟移相由移相电路的幅相特性所决定，对于方波、三角波、锯齿波等非正弦信号各次谐波的相移、幅值衰减不一致，从而导致输出波形发生畸变。随着现代电子技术的发展，特别是随单片机和可编程技术的发展而
10、兴起的数字移相技术却很好的解决了这一问题。 移相电路通常用于同步检测器的数据处理中。目前相关的资料上有很多移相电路，应用于不同要求的各种设计中，但在这些电路中所起到的作用却基本相同。其实现的方法是多种多样的，大致可以分为模拟式移相计和数字式移相计两类。 模拟式移相计的电路较为复杂，线性差，测量精度低等特点，由于其电路较为复杂，给设计和焊接电路带来很多不便，而且需要考虑的因素也很多。因此，在现实的生产中不被提倡其应用也随之减少。相 对的，数字式移相计大多以标准逻辑器件按传统数字系统设计方法设计而成的，虽然其功耗比模拟式的大，可靠性不是很高。但其测量的精度高，失真度小，电路设计相对于模拟式的简单得
11、多，容易实现。本设计介绍的基于单片机 AT89C51 控制的数字移相计，采用环形队列实现信号波形的任意相位的移动，并且保持波形的幅度，频率不变。 2方案论证： 根据设计题目及要求完成该设计可以有很多种方案，基于其是否可行以及电路的复杂程度，对相关芯片和电路的熟悉和掌握程度等因素，经过反复筛选和查找相关资料，选取了大致两种可行方案进行比较如下。 第一种方案是以单片机 AT89C51为核心对整个电路进行控制，由锁相电路和分频电路连接在一起构成输入信号的倍频电路，由芯片 AD574A 和 DAC0832组成模数和数模转换电路，由数码管和按键组成键盘显示电路。然后，通过软件设计输入单片机 AT89C5
12、1 进行控制，完成任意相位的移动。本设计就是采用了这种方案，对于该方案的基本原理和 详细的论证将在下文中阐明。 第二种方案是用集成电路来完成移相控制电路，应用 TCA785，它是德国西门子公司开发的第三代晶闸管单片移相触发集成电路。 TCA785 能够实现三相整流桥的移相控制。它的主要引脚功能如下，引脚 5为外接同步信号，用于检测交流电压过零点。引脚 10为片内产生的同步锯步波，其坡度最大值和最小值由引脚 9和引脚 10的外接电阻器和电容器决定。通过与引脚 11 的控制电压相比较，在引脚 15 和引脚 14 输出同步的脉冲信号，改变引脚11 的控制电压，就可以实现移相控制。脉冲的宽度由引脚 1
13、2外接电容器的容值决定 1，当选择双窄脉冲的驱动方式时，引脚 12接上 150PF 电容器，有几微秒的脉冲宽度即可使晶闸管正常导通。输入谐波引起的过零点振荡问题，三相全控桥式整流进线电流为不连续的兔耳状尖峰电流，当电源阻性负载较重（阻性电流 150A）时，由于需要大量的有功功率。因此，该尖峰电流峰值较大，尖峰电流在电源进线电阻器产生一定压降，该电流产生的压降与输入正弦波叠加以后送到同步变压器的输入端，作为同步信号提供给 785 电路，该叠加电压在过零点附近存在抖动，由于 785对过零点检测极为灵敏，导致电路的引脚 10的锯齿波斜边也发生抖动。这 样，当由输出反馈的引脚 11控制电压即使没有改变
14、， 785输出的驱动脉冲也在相移，产生的结果就是进线电流峰值变化很大，在直流平波电抗器上引起强烈的振动，甚至对电网也造成冲击。 综上所述，第二种方案虽然能够完成移相控制的基本功能，但是集成电路 TAC785 本身存在一些弊端，而且它不能实现数控的功能。第一种方案应用单片机 AT89C51 来控制数控移相计，虽然外围电路的连接比第二种方案较为复杂，集成度较低，但是设计要求的基本功能都能够实现，而且软件设计对我们也比较熟悉，应用起来方便。况且，第一种方案是由几个功能模 块构成的，在连接和测试中可以逐个完成，确定该部分功能好用时，再完成下一个功能模块。这样，使纠错和仿真变得较容易和方便，减少了部分工
15、作量。 TAC785的引脚图如下所示 : 3系统的基本原理： 所谓移相是指两路同频的信号，以其中的一路为参考，另一路相对于该参考作超前或滞后的移动，即称为是相位的移动。两路信号的相位不同，便存在相位差，简称相差。若我 们将一个信号周期看作是 360，则相差的范围就在 0 360之间。例如在图 1中，以 A信号为参考， B信号相对于 A信号作滞后移相 0，则称 A超前 B 0，或称 B滞后 A 0。 图 1 移相示意 要实现 B 信号对 A 信号的移相，通常有两个途径：一是直接对模拟信号进行移相，如阻容移相，变压器移相等，早期的移相通常采 用这种方式。采用这种方式制造的移相器有许多不足之处，如：
16、输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等在此不予讨论另一个是随电子技术的发展，特别是单片机技术的发展而发展起来的数字移相技术，是目前移相技术的潮流。数字移相技术的核心是：先将模拟信号或移相角数字化，经移相后再还原成模拟信号。 数字移相主要有两种形式：一种是先将正弦波信号数字化，并形成一张数据表存入 ROM芯片中，此后可通过两片 D A转换芯片在单片机的控制下连续地循环输出该数据表，就可获得两路 正弦波信号，当两片 D A转换芯片所获得的数据序列完全相同时，则转换所得到的两路正弦波信号无相位差，称为同相。当两片 D A转换芯片所获得的数据序列不同
17、时，则转换所得到的两路正弦波信号就存在着相位差。相位差的值与数据表中数据的总个数及数据地址的偏移量有关。这种处理方式的实质是将数据地址的偏移量映射为信号间的相位值。另一种是先将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号。以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映 射为信号间的相位值。 系统原理方框图 单 片 机 倍频电路 A/D 转换 键 盘 输出波形 输入 fi 显 示 存 储 器 D/A 转换 4.系统硬件电路设计 : 本设计的硬件电路主要由输入信号倍频电路 ,AT89C51 单片机 ,A
18、/D 转换器 ,D/A 转换器 ,6264存储器以及键盘 /显示电路等这几部分电路构成 .下面详细介绍一下各部分电路 . 4.1 AT89C51 单片机的简介 该系列单片机是采用高性能的静态 80C51设计。由先进 CMOS工艺制造并带有非易失性Flash程序存储器。全部支持 12时钟和 6时钟操作。 P89C51X2和 P89C52X2/54X2/58X2分别包含 128字节和 256字节 RAM、 32条 I/O口线、 3个 16位定时 /计数器、 6输入 4优先级嵌套中断结构、 1个串行 I/O口（可用于多机通信、 I/O扩展或全双工 UART） 以及片内振荡器和时钟电路。此外，由于器件
19、采用了静态设计，可提供很宽的操作频率范围（频率可降至 0）。 可实现两个由软件选择的节电模式 空闲模式和掉电模式。空闲模式冻结 CPU， 但 RAM、 定时器、串口和中断系统仍然工作。掉电模式保存 RAM的内容，但是冻结振荡器，导致所有其它的片内功能停止工作。由于设计是静态的，时钟可停 止而不会丢失用户数据。运行可从时钟停止处恢复。 主要特性 ： （ 1） 80C51核心处理单元 4k字节 FLASH（ 89C51X2） 8k字节 FLASH（ 89C52X2） 16k字节 FLASH（ 89C54X2） 32k字节 FLASH（ 89C58X2） 128字节 RAM（ 89C51X2） 25
20、6字节 RAM（ 89C52X2/54X2/58X2） 布尔处理器 全静态操作 （ 2） 12时钟操作，可选 6个时钟（通过软件或并行编程器） （ 3） 存储器寻址范围 64K字节 ROM和 64K字节 RAM （ 4） 电源控制模式 有三种，分别为 时钟 可停止和恢复 、 空闲模式 和 掉电模式 （ 5） 两个工作频率范围 ： 6时钟模式时为 0到 20MHz； 12时钟模式时为 0到 33MHz （ 6） LQFP， PLCC或 DIP封装 （ 7） 扩展温度范围 （ 8） 双数据指针 （ 9） 3个加密位 （ 10） 4个中断优先级 （ 11） 6个中断源 （ 12） 4个 8位 I/O
21、口 （ 13） 全双工增强型 UART； 帧数据错误检测 ； 自动地址识别 （ 14） 3个 16位定时 /计数器 T0， T1（ 标准 80C51） 和增加的 T2（ 捕获和比较） （ 15） 可编程时钟输出 （ 16） 异步端口复位 （ 17） 低 EMI (禁止 ALE以及 6时钟模式 ) （ 18） 掉电模式可通过外部中断唤醒 编号含义 各 管脚 功能 描述 注 ： 为了避免上电时的 latch-up 效应，任意管脚（ Vpp除外）上的电压任何时候都不能高于 Vcc+0.5V， 低于 Vss-0.5V。 4.2 输入信号倍频电路 : 输入信号的倍频电路主要由两部分构成分别是锁相电路和分
22、频电路 .锁相电路是由三个锁相环 CC4046 相互连接构成 ,分频电路是由三个可逆的双时钟的 4 位 BCD 计数器 40192 构成 .锁相电路起到锁存住输入信号 Fi 经过分频电路后的信号 ,然后输出信号 Fo.计数器40192做分频器用 ,实现 720分频 ,其中第一个计数器 40192实现 9分频 ,第二个计数器 40192实现 8分频 ,第三个计数器实现 10分频 .倍频电路中锁相环的输入信号是经过电压比较电路将工频信号变换成的方波信号 .当分频器的输出信号 (第三个计数器 40192 的引脚 5 的输出信号 )与第三个锁相环 CC4046 的引脚 14 的输入信号 Fi 相一致时
23、 ,锁相环 CC4046 芯片锁存输出的信号频率为 Fo.第一个锁相环 CC4046的引脚 14接输入信号 Fi,从引脚 4输出的信号接第二个锁相环 CC4046 的引脚 14 ,它的引脚 4 输出的信号接第三个锁相环的引脚 14 ,它的引脚 4的输出信号为 Fo.假如输入信号频率 Fi=50Hz 时 ,则输出频率 Fo=36KHz. 具体的倍频电路如下图所示 : A I N14B I N3V C I N9I N H5CA6CB7R111R212P C P1P C 12P C 213V C O U T4SF10Z E N15U14 04 6C12 00 0 p FR11 0KGNDR21 00
24、 KC22 .2 u FR31MA I N14B I N3V C I N9I N H5CA6CB7R111R212P C P1P C 12P C 213V C O U T4SF10Z E N15U34 04 6C52 00 0 p FR71 0KGNDR81 00 KC62 .2 u FR91MA I N14B I N3V C I N9I N H5CA6CB7R111R212P C P1P C 12P C 213V C O U T4SF10Z E N15U24 04 6C32 00 0 p FR41 0KGNDR51 00 KC42 .2 u FR61MP015P11O - 03P210O -
25、 12P39O - 26O - 37C P U5C P D4T C U12PL11T C D13MR14U14 01 9 2P015P11O - 03P210O - 12P39O - 26O - 37C P U5C P D4T C U12PL11T C D13MR14U24 01 9 2P015P11O - 03P210O - 12P39O - 26O - 37C P U5C P D4T C U12PL11T C D13MR14U34 01 9 2GND+ 5V+ 5V+ 5VGND+ 5V+ 5VGNDGNDGNDGNDC N D输入信号倍频电路 该倍频信号的波形如下图所示 ,其主要有两方面
26、的用途 ,一是控制 A/D 转换的采样点数以及采样的时间间隔 (即一个周期采样 720 个点 ).二是控制 D/A 输出数据的时间间隔 ,从而达到输入信号频率与输出信号频率相一致的目的 . 倍频信号波形图 4.2.1锁相环的工作原理 锁相环是一个相位误差控制系统 ,它比较输入信号和压控震荡器输出的信号之间的相位 差 ,从而产生误差控制电压来调整压控振荡器的频率 ,以达到输出信号与输入信号同频 ,而 保持一个稳态相位差 .它的基本组成方框图如下 : 锁相环组成框图 锁相环包括三个基本部件 :鉴相器 (PD),环路滤波器 (LF)和压控振荡器 (VCO).下面简单说明它们的作用 . 鉴相器 :是相位比较装置 ,它把输入信号 Ui(t)和压控振荡器的输出信号 Uvco(t)进行相位比较 ,产生误差电压 Ud(t).鉴相器完成了相位差电压变换的作用 .其输出误差电压是瞬信号周期 比较器输出 720 倍频信号 鉴 相 器 环 路 滤 波 器 压 控 振 荡 器 Ui(t) Ud(t) Uc(t) Uvoc(t)
